社区导航

 
作者 回复/查看 最后发表
隐藏置顶帖 预览 瑞萨电子 RL78/G11 目标板免费申请中,参与申请也能赢取京东卡! @【工控电子】 EEWORLD社区 2018-11-26 2945 chao520858 3 天前
隐藏置顶帖 预览 TI 电机驱动应用闯关答题赛,闯关送好礼! @【TI技术论坛】 attach_img EEWORLD社区 2018-11-21 0729 EEWORLD社区 2018-11-21 11:56
隐藏置顶帖 预览 克服技术挑战,Vicor为现代铁路应用设计电源系统 @【电源技术】 attach_img EEWORLD社区 2018-11-13 1913 star_66666 2018-11-13 15:22
隐藏置顶帖 预览 看视频资料答题赢好礼:TI模拟芯片选型指南,专为简单而生 @【TI技术论坛】 attach_img EEWORLD社区 2018-10-17 11893 唯梦想不可负 2018-10-17 16:07
全局置顶 隐藏置顶帖 预览 下载中心新版正式上线了! @【下载中心专版】 attach_img 高进 6 天前 7516 tiankai001 3 天前
全局置顶 隐藏置顶帖 预览 EEworld版主招新啦!!欢迎加入我们的队伍!!! @【为我们提建议&公告】 okhxyyo 2018-5-3 811407 唯梦想不可负 3 天前
全局置顶 隐藏置顶帖 预览 EEWORLD社区积分制度、新手提问前必读(快速得到答案秘籍)!!! @【为我们提建议&公告】 attach_img  ...23456..136 EEW 2008-10-14 27161275698 wangzhujing 4 天前
  版块主题   
预览 [求助] 用cycloneIV做烟雾检测,示数一直没有变化 @【FPGA/CPLD】 attach_img New 摇头玩 4 天前 1214 郝旭帅 前天 16:18
悬赏 预览 [求助] AD+FPGA+异步FIFO+CMI+SPI代码 @【FPGA/CPLD】 - [悬赏 10 枚芯币] attach_img New 贰月玖 前天 16:18 1164 不足论 前天 16:18
预览 [原创] 凔海笔记之FPGA(八):Verilog描述RS232 UART @【FPGA/CPLD】 attach_img 凔海 2016-5-17 72797 lkrsc3089 3 天前
预览 [Xilinx] XC3S200A芯片加载问题 @【FPGA/CPLD】 New sxlyxmail 4 天前 0131 sxlyxmail 4 天前
预览 [Xilinx] zynq开发板教程互换 @【FPGA/CPLD】 zhuludiqing 2018-11-7 4330 vinston 4 天前
预览 [求助] FPGA开发板的选购 @【FPGA/CPLD】 heatlevel  ...2 DB_DOG 2018-11-24 25524 DB_DOG 6 天前
预览 [求助] 远程更新altera 加载芯片epcs128 @【FPGA/CPLD】 attach_img wenshikui 2018-5-18 1952 不喝可乐的 6 天前
预览 [原创] VGA显示圆-至简设计与应用FPGA @【FPGA/CPLD】 New guyu_1 7 天前 0112 guyu_1 7 天前
预览 [求助] Verilog多个模块怎么整合到一块,然后通过下载线下载到FPGA里边呢,谢谢 @【FPGA/CPLD】 attach_img luoqingqun 2014-5-10 914073 heningbo 2018-12-2 21:47
预览 Cyclone V官方中文数据手册集合 @【Altera SoC】 attachment heatlevel  ...23456..7 e小强2013 2015-11-29 13420264 star_66666 2018-12-2 20:48
悬赏 预览 [求助] 关于ddr4 的c0_init_calib_complete @【FPGA/CPLD】 - [悬赏 1 枚芯币] 天水南安 2018-12-1 0138 天水南安 2018-12-1 18:50
预览 DS 5连接出错,提示unable to connect to TCP:localhost,会是什么原因? @【Altera SoC】 attach_img hl9527 2017-8-23 62515 hl9527 2018-11-30 11:09
预览 [求助] 建立时间与保持时间 @【FPGA/CPLD】 attach_img 平漂流 2018-11-29 3213 chunyang 2018-11-29 22:56
预览 [分享] Xilinx FPGA应用进阶 通用IP核详解和设计开发 @【FPGA/CPLD】 attachment heningbo 2018-11-27 4146 fate_aaron 2018-11-29 14:17
预览 [求助] 关于Modelsim仿真ise中fatalerror @【FPGA/CPLD】 attach_img li617296559 2018-11-27 2172 郝旭帅 2018-11-28 17:01
预览 大神指导 fpga altera 把50MHZ 时钟分频 来读取 rom 数据,mif文件 @【Altera SoC】 attach_img Thomas520 2018-11-28 3205 heningbo 2018-11-28 09:13
预览 [求助] altera的FPGA怎么实现PWM波形输出 @【FPGA/CPLD】 tianma123 2012-12-8 32274 Thomas520 2018-11-28 09:10
预览 [讨论] 有做过神经网络在FPGA上的实现的吗? @【FPGA/CPLD】 zpccx 2018-3-7 41379 Y_S_ 2018-11-25 11:01
预览 Altera DE1-SOC培训教材 @【Altera SoC】 attachment heatlevel agree  ...23456..24 chenzhufly 2014-11-14 47750762 diandian3115 2018-11-25 10:57
预览 [经验] 基于FPGA设计的数字时钟 毕设(视频 源码) @【FPGA/CPLD】 attachment njiggih 2018-11-23 3229 txs1974 2018-11-23 11:20
预览 [原创] 2019FPGA就业竞争与指导 @【FPGA/CPLD】 attachment guyu_1 2018-11-22 0265 guyu_1 2018-11-22 00:00
预览 【Altera soc体验之旅】DE1-SOC开发板光盘资料百度云盘分享啦 @【Altera SoC】 attachment heatlevel agree  ...23 小梅哥 2015-1-11 4314912 hshaa 2018-11-20 20:46
预览 LVDS接收 @【Altera SoC】 BIT_Wang 2018-11-15 6308 BIT_Wang 2018-11-19 15:36
预览 [原创] 【分享】FPGA通俗易懂的入门教材。规范设计,少走弯路 @【FPGA/CPLD】 attachment njiggih 2018-11-15 4307 tang188 2018-11-19 14:46
预览 [原创] 基于fpga的FIR滤波器设计(附上源码代码下载) @【FPGA/CPLD】 attachment njiggih 2018-11-16 2259 njiggih 2018-11-19 11:11
预览 [原创] 信号发生器和DA转换 FPGA案例教程 @【FPGA/CPLD】 guyu_1 2018-11-16 1246 懒猫爱飞 2018-11-16 00:18
预览 [原创] 分享贴:刚完成的FPGA插值滤波器设计 @【FPGA/CPLD】 guyu_1 2018-11-15 0164 guyu_1 2018-11-15 00:26
预览 DDR3初始化失败 校验失败 @【Altera SoC】 attach_img flying~ 2018-10-10 21039 Adrianer 2018-11-14 20:37
预览 [原创] 基于FPGA的插值滤波器设计 @【FPGA/CPLD】 attachment njiggih 2018-11-14 0274 njiggih 2018-11-14 16:04
预览 ddr3初始化失败 @【Altera SoC】 attach_img flying~ 2018-10-17 3635 Adrianer 2018-11-14 14:45
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

同步导入我的博客 博客同步启用     博客分类

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

Archiver|手机版|小黑屋|电子工程世界 ( 京ICP证 060456 )

GMT+8, 2018-12-10 08:49 , Processed in 0.273371 second(s), 87 queries , Gzip On, MemCache On.

返回顶部 返回版块