社区导航

 
收起/展开

子版块

作者 回复/查看 最后发表
隐藏置顶帖 预览 EEWORLD大学堂近期精彩课程推荐:国外经典公开课 @【大学堂专版】 EE大学堂 昨天 18:25 0208 EE大学堂 昨天 18:25
隐藏置顶帖 预览 Mouser&TE直播:解锁智能家居部件新技术,探索连接黑科技 @【传感器】 attach_img EEWORLD社区 5 天前 0588 EEWORLD社区 5 天前
隐藏置顶帖 预览 答题有礼送样片:安森美半导体重磅推出超低功耗蓝牙芯片 RSL10 @【单片机】 attach_img EEWORLD社区 2018-9-30 31183 linux_cc 6 天前
隐藏置顶帖 预览 艾睿合众直播报名:TI Sitara系列芯片在【大数据】产品上的应用 @【TI技术论坛】 EEWORLD社区 2018-10-9 0839 EEWORLD社区 2018-10-9 16:31
隐藏置顶帖 预览 hi,小伙伴们!这里有棵测评许愿树 @【为我们提建议&公告】 attach_img  ...2 okhxyyo 2018-9-29 282654 气雾风云 2018-10-8 18:01
隐藏置顶帖 预览 直播报名|TI 最新 Sitara 处理器 支持多网络协议 兼容更广 @【TI技术论坛】 attach_img EEWORLD社区 2018-9-27 11191 www297743 2018-9-27 17:00
全局置顶 隐藏置顶帖 预览 EEWORLD社区积分制度、新手提问前必读(快速得到答案秘籍)!!! @【为我们提建议&公告】 attach_img  ...23456..135 EEW 2008-10-14 26871266174 cxwl 前天 22:07
全局置顶 隐藏置顶帖 预览 EEworld版主招新啦!!欢迎加入我们的队伍!!! @【为我们提建议&公告】 okhxyyo 2018-5-3 59574 13450688991 2018-8-23 18:32
  版块主题   
预览 ddr3初始化失败 @【Altera SoC】 attach_img New flying~ 13 分钟前 033 flying~ 13 分钟前
预览 [求助] 有没有谁知道quartus中的时序报告里的元素是什么意思 @【FPGA/CPLD】 attach_img New sunboy25 前天 09:04 5285 sunboy25 2 小时前
预览 [原创] Modelsim_Win64_10.1及以上版本终极破解(附常见疑难问题解答) @【FPGA/CPLD】 attachment suifeng_lll 2016-4-25 65879 iiAeon 昨天 14:59
预览 【Altera SoC体验之旅】+ DE1_SOC初识 @【Altera SoC】 attachment 白丁 2015-1-24 75096 captainliuty 昨天 11:05
预览 白丁DE1-SOC资料汇总 @【Altera SoC】 attach_img agree  ...2 白丁 2016-3-30 231797 captainliuty 前天 21:14
预览 Cyclone V官方中文数据手册集合 @【Altera SoC】 attachment heatlevel  ...23456..7 e小强2013 2015-11-29 12718783 wlquan 前天 16:57
预览 [求助] 求购XC6SLX150-3FGG676I片子 @【FPGA/CPLD】 New 13439836238 前天 14:15 0138 13439836238 前天 14:15
预览 [Xilinx] ise软件怎么产生coe文件 @【FPGA/CPLD】 New 郝旭帅 3 天前 0268 郝旭帅 3 天前
预览 [原创] 基于actel fpga的周期反馈式纯数字锁相环 @【FPGA/CPLD】 attach_img teleagle 2018-10-8 4783 fsyicheng 5 天前
预览 [讨论] 用FPGA实现高精度时间间隔测量 @【FPGA/CPLD】 attachment  ...2 cqr 2014-8-19 355514 teleagle 5 天前
预览 怎么只用FPGA实现AD芯片功能 @【Altera SoC】 _tony 2018-9-20 9689 teleagle 5 天前
预览 搭建soc时preload出现问题 @【Altera SoC】 attach_img New Verdvana 5 天前 1346 Verdvana 5 天前
预览 [求助] altera DDR3 ip调用综合pll配置失败 @【FPGA/CPLD】 flying~ 2018-10-9 1676 夕阳血 5 天前
预览 [求助] 大家有遇到FT245和FT232不能共存的问题么? @【FPGA/CPLD】 New wsmysyn 6 天前 1502 懒猫爱飞 5 天前
预览 [讨论] 交流贴 @【FPGA/CPLD】 teleagle 2018-10-8 1638 电子微创意 6 天前
预览 [求助] 自定义IP核 @【FPGA/CPLD】 teleagle 2018-10-8 1477 电子微创意 6 天前
预览 [讨论] 怎么确认Actel芯片程序下载成功了? @【FPGA/CPLD】 sunagun 2014-10-2 63318 teleagle 7 天前
预览 Altera DE1-SOC培训教材 @【Altera SoC】 attachment heatlevel agree  ...23456..24 chenzhufly 2014-11-14 47149056 captainliuty 7 天前
预览 DDR3初始化失败 校验失败 @【Altera SoC】 attach_img New flying~ 7 天前 0515 flying~ 7 天前
预览 [分享] vsim-SDF-3250错误处理 @【FPGA/CPLD】 teleagle 2018-10-9 0523 teleagle 2018-10-9 16:14
预览 Verilog 实现任意占空比、任意分频的方法 @【FPGA/CPLD】 digest  ...2 笑溜溜 2012-4-21 3112907 zhuyebb 2018-10-9 08:42
预览 [原创] FPGA数码管动态扫描附件详细的讲解 @【FPGA/CPLD】 attachment guyu_1 2018-9-30 1400 teleagle 2018-10-9 00:35
预览 [讨论] Cyclone V 器件DDR的 oct_rzqin管脚如果没有接100欧姆电阻,会影响DDR工作吗? @【FPGA/CPLD】 bysg312 2016-2-26 72579 teleagle 2018-10-9 00:32
预览 恒温晶振供电是5V,输出是CMOS,如何接入到FPGA的3.3VBANK中? @【尤老师专栏】 采样电阻 2018-9-25 3442 teleagle 2018-10-9 00:28
预览 你问我答,【夏宇闻老师专栏】与你一起探讨FPGA设计! @【FPGA/CPLD】 attach_img heatlevel agree  ...23456..89 EEWORLD社区 2010-11-29 1776477787 teleagle 2018-10-9 00:07
预览 FPGA有哪些优点?哪里体现了FPGA的优势? @【Altera SoC】 窗外的麻雀 2018-9-5 7812 teleagle 2018-10-8 23:57
预览 【Altera SoC】基于SOPC的单通道TDC设计(4) @【Altera SoC】 attach_img agree xiaomai516 2015-6-24 13164026 teleagle 2018-10-8 23:43
预览 [求助] vhdl怎么在一个时钟周期内产生多个脉冲 @【FPGA/CPLD】 刘123 2018-8-18 9811 teleagle 2018-10-8 23:38
预览 [求助] Verilog的for循环的相关问题 @【FPGA/CPLD】 平漂流 2018-8-22 8745 teleagle 2018-10-8 23:34
预览 Libero SoC v11.8 引脚被优化的问题 @【Altera SoC】 attach_img 凉凉呀凉凉 2018-9-5 6580 teleagle 2018-10-8 23:31
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

同步导入我的博客 博客同步启用     博客分类

  • 论坛活动 E手掌握

    扫码关注
    EEWORLD 官方微信

  • EE福利  唾手可得

    扫码关注
    EE福利 唾手可得

小黑屋|手机版|Archiver|电子工程世界 ( 京ICP证 060456 )

GMT+8, 2018-10-17 14:21 , Processed in 0.109048 second(s), 88 queries , Gzip On, MemCache On.

返回顶部 返回版块