- 使用PLD内部锁相环解决系统设计难题 (0 篇回复)
- 智能全数字锁相环的设计 (0 篇回复)
- RFID标准迟到让人担心 安全隐患更害怕 (0 篇回复)
- 用STATECAD快速设计有限状态机 (0 篇回复)
- 基于SYSTEM C的FPGA设计方法 (0 篇回复)
- Verilog HDL语言在FPGA/CPLD开发中的应用 (0 篇回复)
- 基于TRAC器件的锁相环设计研究 (0 篇回复)
- 可编程模拟器件原理与开发 (0 篇回复)
- 用SignalTap嵌入逻辑分析仪验证PLD设计 (0 篇回复)
- 基于FPGA的DDS调频信号的研究与实现 (2 篇回复)
- ARM培训视频-dsp-CPLD-FPGA开发视频-嵌入式系统开发-单片机开发视频 (0 篇回复)
- 基于LonWorks的在系统编程技术 (0 篇回复)
- ALTERA CPLD器件的配置与下载 (0 篇回复)
- FPGA器件的在线配置方法 (0 篇回复)
- 基于SRAM的可重配置电路 (0 篇回复)
- keil调试方面的资料 (18 篇回复)
- 世上最强FPGA板！ (5 篇回复)
- 基于LonWorks的在系统编程技术 (0 篇回复)
- ALTERA CPLD器件的配置与下载 (0 篇回复)
- FPGA器件的在线配置方法 (0 篇回复)
- EP1C12F324C6开发板电路图 (12 篇回复)
- PSD813F2在FPGA配置中的应用 (0 篇回复)
- 基于单片机的复杂可编程逻辑器件快速配置方法 (0 篇回复)
- ACEX 1K系列CPLD配置方法探讨 (0 篇回复)
- 多种EDA工具的FPGA协同设计 (0 篇回复)
- 对PLD进行边界扫描（JTAG）故障诊断 (0 篇回复)
- 赛灵思公司员工惨遭车祸 (22 篇回复)
- 谁能帮我找到10102A 芯片的PDF (0 篇回复)
- MPC850中复位逻辑和CPM协议切换的CPLD实现 (0 篇回复)
- 智能全数字锁相环的设计 (0 篇回复)
- 夏宇闻著作：从算法设计到硬线逻辑的实现 (22 篇回复)
- 利用FPGA实现多路话音/数据复接设备 (0 篇回复)
- 基于Nios II的自动指纹识别系统设计 (0 篇回复)
- 基于CPLD的容错存储器的设计实现 (0 篇回复)
- 降低FPGA功耗的设计技巧 (0 篇回复)
- IP核互连策略及规范 (0 篇回复)
- 使用基于图形的物理综合加快FPGA设计时序收敛 (0 篇回复)
- 单片机与FPGA接口通信问题 (1 篇回复)
- VHDL绝佳学习网站! (14 篇回复)
- 单片机、DSP、PLD/EDA的介绍、比较和分析 (1 篇回复)